```
L143 ANSWER 11 OF 26 CAPLUS COPYRIGHT ACS on STN
     2002:119796 CAPLUS
DN
     136:176503
ΤI
     Compound semiconductor epitaxial wafers for
     heterojunction transistors
IN
     Tsuchiya, Tadayoshi; Kihara, Norio
PA
     Hitachi Cable, Ltd., Japan
SO
     Jpn. Kokai Tokkyo Koho, 4 pp.
     CODEN: JKXXAF
DT
     Patent
     Japanese
LA
FAN.CNT 1
     PATENT NO.
                         KIND
                                             APPLICATION NO.
                                20020215
                                                                    20000803
     JP 2002050758
                          Α2
                                             JP 2000-240379
PRAI JP 2000-240379
                                20000803
     Buffer layers contg. at least AlGaN among GaN, AlGaN
     and AlN are formed on sapphire substrates, and heterojunctions
     comprising GaN channel layers and AlGaN carrier
     supplying layers are formed on the buffer
     layers, where the buffer layers have no
     smaller linear expansion coeff. than the carrier supplying layers
        Extension deformation in the carrier supplying layers is
     moderated. 2-Dimensional hole gas can be generated while suppressing
     electron formation at the heterojunction interfaces, and hole-carrier
     p-type FETs can be realized.
     25617-97-4, Gallium nitride (GaN) 117656-36-7,
ΙT
     Aluminum gallium nitride (Al0.3Ga0.7N)
     RL: DEV (Device component use); USES (Uses)
        (buffer layer; compd.
        semiconductor epitaxial wafers for heterojunction transistors)
RN
     25617-97-4 CAPLUS
     Gallium nitride (GaN) (6CI, 8CI, 9CI) (CA INDEX NAME)
CN
 Ga
∭N
RN
     117656-36-7 CAPLUS
     Aluminum gallium nitride (Al0.3Ga0:7N) (9CI) (CA INDEX NAME)
CN
                                          Component
  Component
                      Ratio
              1
                                      Registry Number
                                            17778-88-0
                       0.7
                                             7440-55-3
Ga
              1
Al
                       0.3
                                             7429-90-5
```

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公閱番号 特開2002-50758 (P2002-50758A)

(43)公開日 平成14年2月15日(2002.2.15)


(51) Int.CL'		識別記号	ΡI			テーマコード(参考)
H01L	29/778		C30B 2	29/40	502H	4G077
	21/338		H01L 2	21/205		5 F O 4 5
	29/812		2	29/80	Н	5 F 1 O 2
C30B	29/40	502				
H01L	21/205					
			審查請求	未耐求	前求項の数3	OL (全 4 頁)
(21) 出願番号		特顧2000-240379(P2000-240379)	(71)出顧人	000005120		
(22)出資日		平成12年8月3日(2000.8.3)	1	東京都	f代田区大手町一	丁目6番1号
(mm) hately be			(72)発明者	土屋 5	起發	
				茨城県		50番地 日立電線 ーチセンタ内
			(72)発明者			,
			(14)76978			50番地 日立電線
				*****	L間中不山赤っ。 肚アドパンスリサ	
			(7.4) (7) (7)			-) 629M
			(74)代理人			
				开埋土	耕谷 信雄	
						最終質に絞く
						我你不过心院 ~

(54) [発明の名称] 化合物半導体エピタキシャルウェハ及びそれを用いたトランジスタ

(57)【要約】

【課題】 正孔をキャリアとする化合物半導体エピタキシャルウェハ及びそれを用いたトランジスタを提供する。

【解決手段】 チャネル層5の下部に、キャリア供給層6と線膨張係数が等しいか大きいバッファ層7を十分な厚さで挿入することにより、キャリア供給層6に生じる引っ張り歪を緩和し、ヘテロ界面への電子の誘起を押さえて2次元正孔ガスを発生させることができ、この結果、正孔をキャリアとするp型FETを実現することができる。



20

【特計請求の範囲】

【讃求項1】 サファイア基板上に、GaN、AlGa N及びAINのうち少なくともAIGaNを有するバッ ファ層を形成し、該バッファ層の上にGaN及びp型A 1 GaNのヘテロ接合を形成し、上記パッファ層のA1 GaN層の膜厚をエピタキシャルウェハ全体におけるG aN層の膜厚より厚くしたことを特徴とする化合物半導 体エピタキシャルウェハ。

【請求項2】 請求項1において、上記バッファ層のA I Ga NのA I Nの組成比がp型A I Ga NのA I N組 10 成比より高い化合物半導体エピタキシャルウェハ。

【請求項3】 請求項1または2に記載のエピタキシャ ルウェハを用いた化合物半導体エピタキシャルウェハを 用いたトランジスタ.

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、化合物半導体エピ タキシャルウェハ及びそれを用いたトランジスタに関す る.

[0002]

【従来の技術】窒化ガリウム系の電界効果トランジスタ (以下「FET」という。)としては、従来、n型Ga Nをチャンネル層とするFET及びn型A1GaN/G aN選択ドープ構造を有するFETの研究開発が進めら れている.

[0003]

【発明が解決しようとする課題】ところで、上述した従 来技術のFETは全てデバイス動作に関わる主たるキャ リアが電子のn型FETである。ここで、正孔をキャリ アとするp型FETがあれば、C-MOSトランジスタ 30 アとするp型FETを実現することができる。 のように相補型のFETが実現でき、負電源が不要にな

【0004】しかしながら正孔をキャリアとするFET は実用化が困難である。特に、p型AIGaN/GaN 選択ドープ構造では、ピエゾ効果のために界面に電子が 誘起され、所望の正孔を発生させることができないとい う問題があった。

【0005】そこで、本発明の目的は、上記課題を解決 し、正孔をキャリアとする化合物半導体エピタキシャル ウェハ及びそれを用いたトランジスタを提供することに 40 ある。

[0006]

【課題を解決するための手段】上記目的を達成するため に本発明の化合物半導体エピタキシャルウェハは、サフ ァイア基板上に、GaN、AIGaN及びAINのうち 少なくともAIGaNを有するバッファ層を形成し、バ ッファ層の上にGaN及びp型AIGaNのヘテロ接合 を形成し、バッファ層のAIGaN層の膜厚をエピタキ シャルウェハ全体におけるGaN周の膜厚より厚くした ものである.

【0007】上記構成に加え本発明の化合物半導体エビ タキシャルウェハは、バッファ層のAIGaNのAIN の組成比がp型AIGaNのAIN組成比より高いのが 好ましい。

【0008】本発明のトランジスタは上記構成のエピタ キシャルウェハを用いたものである。

【0009】本発明によれば、p型AIGaN/GaN 選択ドープ構造で、界面に電子が誘起される原因は、キ ャリア供給層であるAIGaNがチャネル層であるGa Nより線膨張係数が大きいため、AlGaNキャリア供 給層に成膜後の冷却中に弾性応力によって生じる引っ張 り歪である。A 1 Ga Nキャリア供給層のピエゾ効果が 大きいため、この引っ張り歪に応じて界面にキャリアが 誘起される。GaN系の材料のエピタキシャル成長用の 基板には、通常サファイアもしくはSiCの単結晶が用 いられる。この基板の上にGaNをc軸配向して成長さ せる場合、Ga面が上になるように成長(Ga面成長) させる方法が安定であることが知られている。このGa 面成長はヒエゾ分極の方向が必ず界面に電子を誘起する 方向となり、正孔を界面に形成する阻害要因となる。界 面に正孔を誘起するためには、Ga面とは反対のN面が 上になる成長(N面成長)が必要となるが、このN面成 長は不安定な成長となり、良い結晶が得られない。

【0010】本発明ではチャネル層となるGaN層の下 部に、AIGaNキャリア供給層と橡膨張係数が等しい か大きいバッファ層を十分な厚さで挿入することによ り、AIGaNキャリア供給層に生じる引っ張り歪を綴 和し、ヘテロ界面への電子の誘起を押さえて2次元正孔 ガスを発生させることができ、この結果、正孔をキャリ

[0011]

【発明の実施の形態】以下、本発明の実施の形態を添付 図面に基づいて詳述する.

【0012】図1は本発明の化合物半導体エピタキシャ ルウェハの一実施の形態を示す構造図である。

【0013】 同図に示すエピタキシャルウェハ1は、サ ファイア基板2上に、厚さ20nmのi-GaN層3、 厚さ5μmのi-Alo.a Gao.7 N層4、厚さ1μm のチャネル層としてのi-GaN層5及び厚さ20nm のキャリア供給層としてのp-Alo.2 Gao.8 N層6 を順次形成したものである。

【0014】i-Alo.3 Gao.7 N層4及びi-Ga N層5でバッファ層7を形成し、p-Alo.z Gao.8 N層4及びi-GaN層5でヘテロ接合を形成してい

【0015】このエピタキシャルウェハ1のエピタキシ ャル成長には有機金属気相成長法を用いた。ガリウム原 料にはTMG(トリメチルガリウム)を用い、アルミニ ウム原料にはTMA(トリメチルアルミニウム)を用 50 い、窒素原料にはアンモニアガスを用い、p型ドーパン

トとしては、ビスシクロペンタマグネシウムを用いた。 シリコン原料にはモノシランを用いた。エピタキシャル 成長はフェイスアップの高周波誘導加熱模型減圧炉(図 示せず。) を用いて炉内圧力17955Pa (135T orr)で行った。基板2にはA面及びC面のサファイ ア単結晶基板を用いた。エピタキシャル成長時の基板温 度は1050℃である。

【0016】このようにして成長させたエピタキシャル ウェハ1のC-V測定で求めたキャリア濃度プロファイ ルを図2に示す。

*【0017】図2は図1に示したエピタキシャルウェハ のキャリア沿度と深さとの関係を示す図であり、横軸が 深さ軸を示し、縦軸がキャリア濃度軸を示す。

【0018】同図よりピークは界面に2次元正孔ガスが 生じていることを示しており、従来の問題点は解決でき ることが分った。このピークからシート正孔濃度を求 め、バッファ層7に用いられているAIGaNの組成、 膜厚との関係を示したのが表1である。

[0019]

*10 【表1】

	AIN組成比	膜厚(nm)	シート濃度(cm-2)
標準	0.3		
	0		測定不可
組成比	0.1	5000	5.00E+11
依存性	0.2		1.00E+13
	0.5		1,25E+13
	1		1,30E+13
		3000	1,20E+13
膜厚	0.3	2000	1.20E+13
依存性		1000	1,00E+13
		50	測定不可

【0020】 同表より、AlGaNのAlN組成比を供 給層の組成比より下げたり、あるいは膜厚をGaNの総 膜厚より薄くした場合に、2次元正孔ガスの濃度が低下 する傾向があることが分る。これは、前述のようにバッ ファ層7のA1GaNバッファ層4の効果が薄れてGa N層3の影響が相対的に高まったためと見られる。

【0021】図3は図1に示したエピタキシャルウェハ を用いたトランジスタの構造図である。なお、数値につ いては限定されるものではない。

【0022】図3に示すトランジスタ10は、サファイ ア基板2上に、厚さ20nmのi-GaN層3、厚さ5 μmのi-Alo,3 Gao,7 N層4、厚さ1μmのチャ ネル層としてのi-GaN層5及び厚さ20nmのキャ リア供給層としてのp-Alo.2 Gao.8 N層6を順次 形成し、このp-Alo.2 Gao.8 N層6の上にソース 電極11、ゲート電極 (ゲート長さLg=1µm) 12 及びドレイン電極13を形成したものである。

【0023】図4は図3に示したトランジスタの静特性 軸がドレイン電流 I d軸を示す。

【0024】同図より、p型FETが通常のn型FET と同様の静特性を有することが分る。

【0025】ここで、バッファ層7としては、 (Ga N, AlGaN), (AlN, AlGaN), (Al N、GaN、AlGaN)、(GaN、AlGaN、G an, Algan), (Aln, Algan, Gan, AlGaN), (GaN, Alo.3 Gao.1 N, Al 0.1 Gao.9 N、Alo.3 Gao.7 N) の組み合わせが 挙げられる。但し、()内の左側が基板側、右側が電極※50

※側になる。

の下部に、キャリア供給層6と線膨張係数が等しいか大 きなA1GaNバッファ層4を挿入する場合、チャネル 層5とA1GaNバッファ層4との間の格子定数の違い に起因する臨界膜厚が存在する。この臨界膜厚を超える 厚さで挿入すると、結晶性欠陥が生じてデバイス特性の 劣化を招くおそれがある。この劣化を防止するために 30 は、サファイア基板2上にもしGaNバッファ層3を成 長させたい場合でも、このGaNバッファ層3を500 で付近で成長させる、いわゆる低温成長バッファのみと し、その他のバッファ層はAIGaN層とすることによ って、積層構造全体としての線膨張係数をキャリア供給 層6に近付け、それによってAIGaNバッファ層4の

【0026】このように構成したことで、チャネル層5

を示す図であり、横軸がドレイン電圧V a軸を示し、縦 40 【0027】以上において本発明の化合物半導体エピタ キシャルウェハを用いたトランジスタによるp型FET を、n型FETと組み合わせることで相補型のトランジ スタを構成することができ、負電源が不要になり、回路 構成が簡単になり、小形化、低コスト化が図れる。

弾性歪を低減する方法が有効である。この場合はGaN

バッファ層3が圧縮応力を受けるが、本発明ではGaN

バッファ層3として必要な厚さが薄いため、問題が生じ

[0028]

【発明の効果】以上要するに本発明によれば、次のよう な優れた効果を発揮する。

【0029】正孔をキャリアとする化合物半導体エピタ キシャルウェハ及びそれを用いたトランジスタの提供を 実現することができる.

5

【図面の簡単な説明】

【図1】本発明の化合物半導体エピタキシャルウェハの 一実施の形態を示す構造図である。

【図2】図1に示したエピタキシャルウェハのキャリア 漁度と深さとの関係を示す図である。


【図3】図1に示したエピタキシャルウェハを用いたトランジスタの構造図である。

【図4】図3に示したトランジスタの静特性を示す図で


ある.

【符号の説明】

- 2 サファイア基板
- 3 GaN層(GaNバッファ層)
- 4 AlGaN層(AlGaNバッファ層)
- 5 GaN層(チャネル層)
- 6 AlGaN層(キャリア供給層)
- 7 バッファ層







フロントページの続き

Fターム(参考) 4G077 AA03 BE11 BE13 BE15 DB01

EDO6 EF03

5F045 AB14 AB17 AD14 AE25 AF09

CA06 DA53 DP02 DQ06 EH11

5F102 GB01 GC01 GD01 GJ10 GK04

GLO4 GNO4 GQO3 GQO9 HCO1